Анотація до роботи:

Mд. Мехеді Масуд. Моделі та алгоритми генерації тестів для цифрових систем, що проектуються у середовищі VHDL.– Рукопис.

Дисертація на здобуття наукового ступеня кандидата технічних наук за
спеціальністю 05.13.12 – системи автоматизації проектувальних робіт.– Харківський національний університет радіоелектроніки, Харків, 2001.

Робота присвячена розробці структурно-функціональних псевдокомбінаційних моделей і алгоритмів детермінованої генерації тестів цифрових систем для зменшення часу їхньої верифікації на стадії автоматизованого проектування при використанні середовища Active-HDL.

У процесі виконання досліджень отримані результати, що виносяться на захист: модифікація синхронної моделі цифрового примітива для опису тригерних схем кубічними покриттями в однотактному алфавіті, що дає можливість будувати детерміновані тестові впливи; удосконалення алгоритмів і процедур генерації тестів перевірки несправностей методом активізації одномірних шляхів для комбінаційних і послідовносних схем, що описані булевими рівняннями, на основі застосування прямої і зворотної імплікацій; лінійна модель процесу побудови тестів перевірки несправностей для функціональних схем, заданих кубічними покриттями, що дозволяє одержувати вхідні впливи, що перевіряють ОКН істотних вхідних і вихідних ліній цифрової схеми; стратегії застосування детермінованого й алгоритмічних генераторів для цифрових систем великої розмірності на основі їхньої декомпозиції, що дають можливість зменшувати час побудови тестів наперед заданої якості; створення програми генерації тестів, що дозволяє в автоматичному режимі будувати тести перевірки константних несправностей і оцінювати їхню якість для цифрових проектів, заданих у вигляді булевих рівнянь мовою опису апаратури VHDL.

У процесі проведених у рамках виконання дисертаційної роботи досліджень, що спрямовані на досягнення мети – розробки структурно-функціональних псевдокомбінаційних моделей і алгоритмів детермінованної генерації тестів цифрових систем для зменшення часу їхньої верифікації на стадії автоматизованого проектування при використанні середовища Active-HDL – отримані наступні основні результати, що виносяться на захист:

– модифицікація синхронної моделі цифрового примітива з метою здійснення можливості опису тригерних схем кубічними покриттями в однотактному алфавіті, що дає можливість будувати тестові впливи методом активізації і моделювати несправності константного типу для визначення якості тесту;

– удосконалення моделі процесу генерації тестів перевірки несправностей методом активізації одномірних логічних шляхів для комбінаційних і послідовносних цифрових схем, що описані булевими рівняннями, на основі застосування прямої і зворотної імплікацій до структурно-функціональних псевдокомбінаційних моделей дискретних пристроїв;

– лінійна модель процесу побудови тестів перевірки несправностей для функціональних схем, заданих кубічними покриттями, що дозволяє одержувати вхідні впливи, що перевіряють ОКН істотних вхідних і вихідних ліній цифрової схеми;

– паралельно-послідовна модель застосування детермінованого й алгоритмічних генераторів для цифрових систем великої розмірності на основі їхньої декомпозиції, що дає можливість у кілька разів зменшувати час побудови тестів, що перевіряють, наперед заданої якості.

Здобуті наукові результати дають можливість автоматичної побудови тестів веріфікації у системах автоматизиованого проектування завдяки:

– реалізації програми генерації тестів активізації одномірних логічних шляхів, що дозволяє в автоматичному режимі будувати тести перевірки одиночних константних несправностей і оцінювати їхню якість для цифрових проектів, заданих у вигляді булевих рівнянь мовою опису апаратури VHDL;

– представницькому тестуванню програмного продукту на моделях тестових прикладів у виді комбінаційних і послідовносних схем з каталогів провідних фірм в області проектування, конференцій IEEE і реальних проектів цифрових пристроїв.

Практичні результати у вигляді програмних засобів впроваджені у навчальний і технологічний процеси для зменшення часу проектування шляхом автоматизації процесу верифікації цифрових систем, реалізованих на основі програмувальних логічних інтегральних схем. Програмні засоби генерації тестів можна також використовувати у проектних установах та униіверситетах, що займаються розробкою дискретних систем на кристалах програмувальної логіки.

Публікації автора:

1. Mд. Мехеди Масуд. Стратегии построения тестов для цифровых систем // Радиоэлектроника и информатика.– 2001.– № 3.– С. 50-55.

2. Хаханов В.И., Хак Х.М. Джахирул, Mд. Мехеди Масуд. Модели анализа неисправностей цифровых систем на основе FPGA, CPLD // Технология и конструирование в электронной аппаратуре.–2001.– № 2.– С. 3-11.

3. Хаханов В.И., Ковалев Е.В., Ханько В.В., Mд. Мехеди Масуд. Система генерации тестов для проектирования цифровых автоматов в среде ACTIVE-HDL // АСУ и приборы автоматики. – Харьков: ХТУРЭ.– Вып.111.– 2000. – С. 15-22.

4. Хаханов В.И., Скворцова О.Б., Пудов В.А., Масуд М.Д. Мехеди. Генерация тестов для последовательностных схем, имеющих триггерные структуры // Радиоэлектроника и информатика.– 2001.– № 1.– С. 96-98.

5. Хаханов В.И., Ковалев Е.В., Mд. Мехеди Масуд, Хак ХМ. Джахирул. Кубическое моделирование неисправностей цифровых систем на основе FPGA,CPLD //Радиоэлектроника и информатика.– 1999.– № 4.– С. 64-71.

6. Хаханов В.И., Рустинов В.А., Горбунов Д.М., Ковалев Е.В., Mд. Мехеди Масуд., Хак Х.М. Джахирул. Система генерации тестов цифровых проектов в среде Active-HDL // Радиоэлектроника и информатика.– 2000.– №3.– С. 92-101.

7. Shkil Alexander, Skvortsova Olga, Md Masud Mehedy, Haque H.M. Jahirul. – Test Generation for Digital Device on FPGA, CPLD // The Experience of Designing and Application of CAD System in Microelectroncs.– Proceeding of the VI-th Conference CADSM 2001.– Lviv – Slavsko.– P. 83-84.

8. Скворцова О.Б., Пудов В.А., Хак Х.М. Джахирул, Mд. Мехеди Масуд. Генерация тестов для последовательностных схем, имеющих триггерные структуры // IV городская научно-техническая конференция “Актуальные проблемы современной науки в исследованиях молодых ученых Харьковщины”. – Харьков: ХНУ.– 2001.– С. 87-88.

9. Hahanov V.I., Babich А.V., Md Masud Mehedy. Sistem of Digital Device Test Generation for Active-HDL // Proceedings of the Int. Workshop of Discrete Event System Design DESDes'01.– Zielona Gora, Poland.– June, 27-29, 2001.– P. 153-156.

10. Хаханов В.И., Кривуля Г.Ф., Mд. Мехеди Масуд. Генерация тестов для цифровых систем, описанных на языке VHDL // Информационно-управляющие системы на железно-дорожном транспорте.– 2001.– № 3 // Материалы 14 Межд. школы-семинара "Перспективные системы управления на железнодорожном, промышленном и городском транспорте. Алушта. Харьков: ХарГАЖТ. С. 77.

11. Хаханов В.И., Mд. Мехеди Масуд., Горбунов Д.В. Материалы седьмой международной конференции "Теория и техника передачи, приема и обработки информации".– Туапсе.– 2001.– Харьков: ХТУРЭ.– 2001.– С. 67-68.

12. Hahanov V.I., Skvortsova O.B., Md Masud Mehedy. Structural Method of Optimized Fault Location using a Guide Probe.– Proceedings of the 8-th International Conference Mixed Design of Integrated Circuits and Systems MIXDES2001.– Zakopane, Poland.– June, 23-24, 2001.– P. 465-468.